Semiconductor memory device and test method thereof

半導体記憶装置及びその検査方法

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor memory device with high productivity by evaluating an operation margin using DNM (Dynamic Noise Margin). <P>SOLUTION: The semiconductor memory device includes: first and second SRAM cells; a first bit line pair BLT1a and BLB1a with the first SRAM cell MC1 provided thereon; a second bit line pair BLT1b and BLB1b with the second SRAM cell provided thereon; first switching circuits YS1a and YS1b provided between the first bit line pair BLT1a, BLB1a and the second bit line pair BLT1b, BLB1b; and a controller for controlling the first switching circuits YS1a and YS1b so that the first bit line pair BLB1a, BLT1a and the second bit line pair BLT1b, BLB1b are electrically connected with each other when the first SRAM cell MC 1 is tested. <P>COPYRIGHT: (C)2010,JPO&INPIT
【課題】DNMを用いた動作マージンの評価により生産性に優れる半導体記憶装置を提供すること。 【解決手段】本発明に係る半導体記憶装置は、第1及び第2のSRAMセルと、第1のSRAMセルMC1が設けられた第1のビット線対BLT1a、BLB1aと、第2のSRAMセルが設けられた第2のビット線対BLT1b、BLB1bと、第1のビット線対BLT1a、BLB1aと第2のビット線対BLT1b、BLB1bとの間に設けられた第1のスイッチ回路YS1a、YS1bと、第1のSRAMセルMC1を検査する場合、第1ビット線対BLT1a、BLB1aと第2のビット線対BLT1b、BLB1bとを導通状態とするように第1のスイッチ回路YS1a、YS1bを制御するコントローラとを備えたものである。 【選択図】図1

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (6)

    Publication numberPublication dateAssigneeTitle
    JP-2006216177-AAugust 17, 2006Elpida Memory Inc, エルピーダメモリ株式会社半導体記憶装置及びテスト方法
    JP-2006331511-ADecember 07, 2006Matsushita Electric Ind Co Ltd, 松下電器産業株式会社Semiconductor memory device and its testing procedures
    JP-H03137889-AJune 12, 1991Mitsubishi Electric CorpMargin evaluating method for semiconductor device
    JP-H08195100-AJuly 30, 1996Mitsubishi Electric Corp, 三菱電機株式会社半導体記憶装置の動作テスト方法および半導体記憶装置
    JP-H10308100-ANovember 17, 1998Mitsubishi Denki Eng Kk, Mitsubishi Electric Corp, 三菱電機エンジニアリング株式会社, 三菱電機株式会社Semiconductor memory device
    WO-2008072354-A1June 19, 2008Fujitsu Microelectronics Limitedコンパイルドメモリ、asicチップおよびコンパイルドメモリのレイアウト方法

NO-Patent Citations (0)

    Title

Cited By (0)

    Publication numberPublication dateAssigneeTitle