同期制御装置,情報処理装置及び同期管理方法

Synchronization control apparatus, information processing apparatus, and synchronization management method

Abstract

【課題】所定の時間内に冗長CPUの再同期が成らなかった場合には、強制的に正常CPUの単独運用に切り替えて、早期に通常運用処理を再開させる同期制御装置を、提供する。 【解決手段】切替/再同期制御回路14は、何れかのCPU6の同期遅れを検出すると、正常CPU6に割り込みを上げる。すると、正常CPU6は、再同期タイマレジスタ162による経過時間計測を開始させる。その後で、切替/再同期制御回路14は、全CPUに対してリセットを発行する。リセットされた各CPU6は、ファームウェアに従って起動する。その間に、再同期タイマレジスタ162によって計測された経過時間が上限時間に達したことがタイマ/上限時間比較回路161によって検出されると、切替/再同期制御回路14は、異常CPU6を停止させて、正常CPU6のみをリセットさせる。 【選択図】図1
<P>PROBLEM TO BE SOLVED: To provide a synchronization control apparatus which, when a redundant CPU is not resynchronized during a predetermined period, allows regular operation processing to be resumed at an early stage by forcibly switching to individual operation of a normal CPU. <P>SOLUTION: A switching/resynchronization control circuit 14, upon detecting a synchronization delay of any CPU6, interrupts a normal CPU6. Then the normal CPU6 starts elapsed time measurement by a resynchronization timer register 162. After that, the switching/resynchronization control circuit 14 issues a reset to every CPU. Every reset CPU6 is activated depending on firmware. Meanwhile, if a timer/upper limit time comparison circuit 161 detects that the elapsed time measured by the resynchronization timer register 162 has reached an upper limit time, the switching/resynchronization control circuit 14 stops an abnormal CPU6 and causes only a normal CPU6 to be reset. <P>COPYRIGHT: (C)2010,JPO&INPIT

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (6)

    Publication numberPublication dateAssigneeTitle
    JP-2004046599-AFebruary 12, 2004Nec Corp, 日本電気株式会社フォルトトレラントコンピュータ装置、その再同期化方法及び再同期化プログラム
    JP-2005285119-AOctober 13, 2005Hewlett-Packard Development Co Lp, ヒューレット−パッカード デベロップメント カンパニー エル.ピー.非決定的プロセッサにおいてユーザプログラムを実行する方法およびシステム
    JP-2006178616-AJuly 06, 2006Nec Corp, 日本電気株式会社フォールトトレラントシステム、これで用いる制御装置、動作方法、及び動作プログラム
    JP-2006302289-ANovember 02, 2006Hewlett-Packard Development Co Lp, ヒューレット−パッカード デベロップメント カンパニー エル.ピー.Computing with both lock-step and free-step processor modes
    JP-2008046942-AFebruary 28, 2008Nec Corp, 日本電気株式会社フォールトトレラントコンピュータ、そのトランザクション同期制御方法
    US-6393582-B1May 21, 2002Compaq Computer CorporationError self-checking and recovery using lock-step processor pair architecture

NO-Patent Citations (0)

    Title

Cited By (1)

    Publication numberPublication dateAssigneeTitle
    JP-2014081853-AMay 08, 2014Renesas Electronics Corp, ルネサスエレクトロニクス株式会社半導体装置