多層配線構造の半導体装置及びその製造方法

Semiconductor device having multilayer wiring structure and its manufacturing method

Abstract

【課題】オーバーエッチングによる埋込み性の悪化を確実に回避することができる新規な多層配線構造の半導体装置及びその製造方法の提供。 【解決手段】基板10上に金属配線層100を形成した後、その金属配線層100表面を平坦化した後、その金属配線層100表面に耐エッチング性に優れた絶縁性のストッパー膜16を成膜してからそのストッパー膜16上に新たな金属配線層200を順次形成する。これによって、各金属配線層の配線をエッチングにする際に、そのストッパー膜16によってその下側までオーバーエッチングされなくなるため、埋め込み性が向上して良好なデバイス特性を発揮できる。 【選択図】 図5
PROBLEM TO BE SOLVED: To provide a new semiconductor device having a multilayer wiring structure capable of certainly avoiding a deterioration in embedding property by an over etching, and to provide its manufacturing method. SOLUTION: In the method of manufacturing semiconductor, after forming a metal interconnection layer 100 on a substrate 10, and after flattening the surface of the layer 100, an insulative stopper film 16 superior to etching resistance is formed on the surface of the layer 100, and sequentially a new metal wiring layer 200 is formed on the film 16. This improves an embedding performance to exert a satisfactory device characteristic because of no over etching beneath the film 16 by itself when the wiring of each metal interconnection layer is etched. COPYRIGHT: (C)2005,JPO&NCIPI

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (0)

    Publication numberPublication dateAssigneeTitle